

PATENT ABSTRACTS OF JAPAN

(11) Publication number: 2001266103 A

(43) Date of publication of application: 28.09.01

(51) Int. CI

G06K 19/073 G06F 15/78

G09C 1/00

(21) Application number: 2000323178

(22) Date of filing: 23.10.00

(30) Priority:

12.01.00 JP 2000003295

(71) Applicant:

HITACHI LTD HITACHI ULSI

SYSTEMS CO LTD

(72) Inventor:

TANIMOTO CHIAKI NAKADA KUNIHIKO **NARIYOSHI YUICHIRO** TSUKAMOTO TAKU HIRABAYASHI SHIGEO WATASE HIROSHI TAKAHASHI MASAAKI


(54) IC CARD AND MICROCOMPUTER

(57) Abstract:

PROBLEM TO BE SOLVED: To provide an IC card and a microcomputer, which reinforce security and speed up and reinforce a signal processing for security.

SOLUTION: In an IC card, an operation voltage is supplied by the electrical connection of an outer terminal with a read/write device and the input/output operation of data with a ciphering processing and a decoding processing is performed. A dummy processing operation aiming at disturbance is included in the ciphering processing or the decoding processing and the operation timing and the operation current of an inner circuit are unified. In the microcomputer of module constitution, which includes the input/output operation of data with the ciphering processing or the decoding processing, the dummy processing operation aiming at disturbance is included in the ciphering processing or the decoding processing and the operation timing and the operation current of the inner circuit are unified.

COPYRIGHT: (C)2001,JPO



文南(1)

(19) 日本国特許庁(JP)

(12) 公開特許公報(A)

(11)特許出願公開番号 特開2001-266103 (P2001-266103A)

(43)公開日 平成13年9月28日(2001.9.28)

(51) Int.Cl.'		FΙ	FΙ		テーマコード(参考)	
G06K	19/073		G 0 6 F	15/78	510G	5 B O 3 5
G 0 6 F	15/78	510	G 0 9 C	1/00	650A	5 B 0 6 2
G 0 9 C	1/00	650			660A	5 J 1 O 4
		660	G 0 6 K	19/00	P	

審査請求 未請求 請求項の数31 OL (全 26 頁)


(21)出願番号	特顧2000-323178(P2000-323178)	(71) 出頭人	000005108
	, , , , , , , , , , , , , , , , , , ,		株式会社日立製作所
(22)出顧日	平成12年10月23日 (2000.10.23)		東京都千代田区神田駿河台四丁目6番地
		(71)出願人	000233169
(31)優先権主張番号	特願2000-3295(P2000-3295)		株式会社日立超エル・エス・アイ・システ
(32)優先日	平成12年1月12日(2000.1.12)		ムズ
(33)優先権主張国	日本 (JP)		東京都小平市上水本町5丁目22番1号
	•	(72)発明者	谷本 千晶
			東京都小平市上水本町五丁目20番1号 株
			式会社日立製作所半導体グループ内
		(74)代理人	100081938
			弁理士 徳若 光政
			最終頁に続く

(54) 【発明の名称】 I Cカードとマイクロコンピュータ

(57)【要約】

【課題】 機密保護の強化及び機密保護のための信号処理の高速化とその強化を実現した【Cカードとマイクロコンピュータを提供する。

【解決手段】 外部端子がリードライト装置と電気的に接続されるととによって動作電圧が供給され、かつ、暗号化処理又は復号化処理を伴ったデータの入出力動作を含むICカードにおいて、上記暗号化処理又は復号化処理に攪乱目的のダミー処理動作を含ませて内部回路の動作タイミング及び動作電流の画一化を行なうようにする。暗号化処理又は復号化処理を伴ったデータの入出力動作を含むモジュール構成のマイクロコンピュータにおいて、上記暗号化処理又は復号化処理に攪乱目的のダミー処理動作を含ませて内部回路の動作タイミング及び動作電流の画一化を行なうようにする。



【特許請求の範囲】

【請求項1】 外部端子がリードライト装置と電気的に 接続されるととによって動作電圧が供給され、かつ、暗 号化処理又は復号化処理を伴ったデータの入出力動作を 含むICカードであって、

上記暗号化処理又は復号化処理に攪乱目的のダミー処理 動作を含ませて内部回路の動作タイミング及び動作電流 の画一化を行なうことを特徴とするICカード。

【請求項2】 請求項1において、

応用可能なべき乗剰余乗算動作を含むものであることを 特徴とする「Cカード。

【請求項3】 請求項2において、

上記べき乗剰余乗算動作は、中央処理装置からの指示を 受けて動作する暗号処理用演算ユニットにより行なわれ るものであることを特徴とする【Cカード。

【請求項4】 請求項3において、

上記暗号化処理用演算ユニットは、入力されたX、Y及 びNを受け、A=1、B=Xとして、A=A'modN とA=ABmodNの演算を交互に行ない、かかる演算 20 においてYの上位から1ビットずつみて、論理0であれ ば上記A¹ modNの演算結果を有効なデータとして記 憶回路に取り込み、論理1であれば上記A'modNと ABmod Nの演算結果を有効なデータとして記憶回路 に取り込むものであり、上記論理 O のときのA = A B m od Nの演算動作が上記攪乱目的のダミー処理動作とさ れることを特徴とするICカード。

【請求項5】 請求項4において、

上記記憶回路は、リードライトバッファとかかるリード ライトバッファを通してデータの入出力が行なわれる複 30 ビットずつみて、論理 0 であれば上記 A mod Nの演 数のレジスタとからなるレジスタブロックであり、

上記演算結果は、上記Yの特定ビットe, の論理1又は 0によってゲート回路を制御し、所定のレジスタに供給 されるライトストローブ信号の伝達を制御して、有効な データのみがリードライトバッファを通して上記所定の レジスタに格納されることを特徴とする【Cカード。

【請求項6】 請求項4において、

上記記憶回路は、リードライトバッファとかかるリード ライトバッファを通してデータの入出力が行なわれる複 数のレジスタとからなるレジスタブロックであり、

上記演算結果は、上記Yの特定ビットe,の論理1又は 0によってゲート回路を制御し、上記リードライトバッ ファに供給されるライトストローブ信号の伝達を制御し て、有効なデータのみがリードライトバッファを通して 上記所定のレジスタに格納されることを特徴とするIC カード。

【請求項7】 請求項4において、

上記記憶回路は、リードライトバッファとかかるリード ライトバッファを通してデータの入出力が行なわれる複 数のレジスタ及びダミーレジスタとからなるレジスタブ 50 攪乱目的のダミーサイクルを含ませて内部回路の動作タ

ロックであり、

上記演算結果は、上記リードライトバッファと上記ダミ ーレジスタ及び複数のレジスタとの間に設けられたセレ クタを上記Yの特定ビットe,の論理1又は0によって 制御して上記リードライトバッファに書き込まれた演算 結果のうち有効なデータが所定のレジスタに格納され、 無効なデータが上記ダミーレジスタに格納されるもので あることを特徴とする【Cカード。

【請求項8】 請求項3において、

上記暗号化処理又は復号化処理は、RSA暗号法などに 10 上記暗号化処理用演算ユニットは、入力されたX、Y及 びNを受け、A=1、B=Xとして、A=A'modN とA=ABmodNの演算を交互に行ない、かかる演算 においてYの上位から1ビットずつみて、論理0であれ ば上記A'modNの演算結果を有効なデータとしてそ の出力タイミングで記憶回路に取り込み、論理1であれ ば上記A'modNとABmodNの演算結果を有効な データとしてその出力タイミングで記憶回路に取り込む ものであり、上記A=A'modNの演算結果が出力さ れてから上記A=ABmodNの演算が開始されるまで の間も上記A=A'modNの動作を継続し、A=AB modNの演算結果が出力されてからYのビットの変更 判定処理を含めて次のビットに対応したA'modNの 演算が開始されるまでの間も上記A = A B m o d Nの動 作を継続するものであることを特徴とする「Cカード。 【請求項9】 請求項3において、

上記暗号化処理用演算ユニットは、入力されたX、Y及 びNを受け、A=1、B=Xとして、A=A' modN とA=ABmodNの演算とそれぞれに対してオーバー フロー演算行ない、かかる演算においてYの上位から1 算結果を有効なデータとして記憶回路に取り込み、論理 1であれば上記A'modNとABmodNの演算結果 を有効なデータとして記憶回路に取り込むものであり、 上記論理0のときのA=ABmodNの演算動作と、各 演算動作での不要なオーバーフロー演算が上記攪乱目的 のダミー処理動作とされることを特徴とする【Cカー ř.

【請求項10】 外部端子がリードライト装置と電気的 に接続されることによって動作電圧が供給され、かつ、 40 暗号化処理又は復号化処理を伴ってデータの入出力動作 が行われる【Cカードであって、

上記暗号化処理又は復号化処理に攪乱目的のダミー演算 を含ませて内部回路の動作タイミング及び動作電流に不 規則性を持たせてなることを特徴とするICカード。

【請求項 1 1】 外部端子がリードライト装置と電気的 に接続されることによって動作電圧が供給され、かつ、 暗号化処理又は復号化処理を伴ってデータの入出力動作 が行われる【Cカードであって、

上記暗号化処理又は復号化処理における各演算の間隔に

イミング及び動作電流に不規則性を持たせてなることを 特徴とするICカード。

【請求項12】 暗号化処理又は復号化処理を伴ったデ ータの入出力動作を含むモジュール構成のマイクロコン ピュータであって、

上記暗号化処理又は復号化処理に攪乱目的のダミー処理 動作を含ませて内部回路の動作タイミング及び動作電流 の画一化を行なうことを特徴とするマイクロコンピュー タ。

【請求項13】 請求項12において、

上記モジュール構成は、1つの半導体基板上において形 成されることによって実現されることを特徴とするマイ クロコンピュータ。

【請求項14】 請求項13において、

上記暗号化処理又は復号化処理は、RSA暗号法などに 応用可能なべき乗剰余乗算動作を含み、

上記べき乗剰余乗算動作は、中央処理装置からの指示を 受けて動作する暗号処理用演算ユニットにより行なわれ るものであることを特徴とするマイクロコンピュータ。 【請求項15】 請求項14において、

上記暗号化処理用演算ユニットは、入力されたX、Y及 びNを受け、A=1、B=Xとして、A=A2 modN とA=ABmodNの演算を交互に行ない、かかる演算 においてYの上位から1ビットずつみて、論理0であれ ば上記A'modNの演算結果を有効なデータとして記 憶回路に取り込み、論理1であれば上記A'modNと ABmod Nの演算結果を有効なデータとして記憶回路 に取り込むものであり、上記論理 O のときのA = A B m od Nの演算動作が上記攪乱目的のダミー処理動作とさ れることを特徴とするマイクロコンピュータ。

【請求項16】 請求項14において、

上記暗号化処理用演算ユニットは、入力されたX、Y及 びNを受け、A=1、B=Xとして、A=A'modN とA=ABmodNの演算を交互に行ない、かかる演算 においてYの上位から1ビットずつみて、論理0であれ ば上記A'modNの演算結果を有効なデータとしてそ の出力タイミングで記憶回路に取り込み、論理1であれ ば上記A'modNとABmodNの演算結果を有効な データとしてその出力タイミングで記憶回路に取り込む ものであり、上記A = A'modNの演算結果が出力さ 40 れてから上記A=ABmodNの演算が開始されまるま での間も上記A=A² modNの動作を継続し、A=A BmodNの演算結果が出力されてからYのビットの変 更判定処理を含めて次のビットに対応したA'modN の演算が開始されるまでの間も上記A=ABmodNの 動作を継続するものであることを特徴とするマイクロコ ンピュータ。

【請求項17】 請求項14において、

上記暗号化処理用演算ユニットは、入力されたX、Y及 びNを受け、A=1、B=Xとして、A=A~modN 50 上記剰余乗算の後に上記第1の記憶回路の演算結果Wか

とA=ABmodNの演算とそれぞれに対してオーバー フロー演算行ない、かかる演算においてYの上位から1 ビットずつみて、論理 0 であれば上記 A'modNの演 算結果を有効なデータとして記憶回路に取り込み、論理 1であれば上記A'modNとABmodNの演算結果 を有効なデータとして記憶回路に取り込むものであり、 上記論理OのときのA=ABmodNの演算動作と、各 演算動作での不要なオーバーフロー演算が上記攪乱目的 のダミー処理動作とされるととを特徴とするマイクロコ 10 ンピュータ。

【請求項18】 請求項3において、

上記暗号化処理用演算ユニットは、入力されたX、Y及 びNを受け、A=1、B=Xとして、Yのビットの値に 応じて、A=A'R-1modN、A=ABR-1modN の演算を行うとともに、

演算結果にオーバーフローが発生した場合にはさらに上 記演算結果WからNの減算W-Nを行なう正規動作と、 各々の演算結果にオーバーフローが発生しない場合でも 上記減算W-Nに対応した演算による無効データを生成 20 する攪乱目的のダミー動作を行い、

上記オーバーフローの有無に対応して有効なデータを出 力させることを特徴とするICカード。

【請求項19】 請求項18において、

上記A' R-1modN又はABR-1modNの演算結果 Wは第1の記憶回路に格納され、

演算器のオーバーフローフラグOVの有無が記憶され、 上記剰余乗算の後に上記第1記憶回路の演算結果₩から Nの減算W-Nが行われて、その演算結果が上記オーバ ーフローフラグOVが有る時には上記第1の記憶回路に 30 格納され、オーバーフローフラグOVが無い時には上記 第1記憶回路とは異なる第2の記憶回路に上記錯乱目的 のダミー動作として書き込まれ、

上記第1の記憶回路の演算結果が有効なデータとして出 力されることを特徴とするICカード。

【請求項20】 請求項18において、

上記A'R-1modN又はABR-1modNの演算結果 Wは第1の記憶回路に格納され、

演算器のオーバーフローフラグOVの有無が記憶され、 上記剰余乗算の後に上記第1の記憶回路の演算結果₩か らNの減算W-Nが行われて、オーバーフローフラグO Vが有るときに上記演算結果W-Nがセレクタにより選 択され、オーバーフローフラグOVが無いときには上記 第1記憶回路の演算結果♥がセレクタにより選択されて 第2の記憶回路に格納されて有効なデータとして出力さ

【請求項21】 請求項18において、

れること特徴とする【Cカード。

上記A.RTmodN又はABRTmodNの演算結果 Wは第1の記憶回路に格納され、

演算器のオーバーフローフラグOVの有無が記憶され、

らNの減算W-Nが行われ、オーバーフローフラグOV が有るときには減算W-Nが第2の記憶回路に記憶さ れ、オーバーフローフラグOVが無いときには減算Wー Nが第3の記憶回路に記憶され、

オーバーフローフラグOVが有るときには上記第2の記 **憶回路のデータが有効なデータとして出力され**。

オーバーフローフラグ〇Vが無いときには上記第1の記 憶回路のデータが有効なデータとして出力されること特 徴とするICカード。

【請求項22】 請求項18において、

上記A'R‐¹modN又はABR‐¹modNの演算結果 Wは第1の記憶回路に格納され、

演算器のオーバーフローフラグ〇Vの有無が記憶され、 上記剰余乗算の後に上記第1の記憶回路の演算結果₩か らNの減算結果W-Nが第2の記憶回路に格納され、オ ーバーフローフラグOVが無いとき第1の記憶回路と第 2の記憶回路を選択する最下位アドレスを逆転させて、 上記第2の記憶回路を選択するアドレスにより第1の記 憶回路を選択して有効なデータとして出力させ、オーバ ーフローフラグOVが有るとき第1の記憶回路と第2の 20 記憶回路を選択する最下位アドレスをそのままにして第 2の記憶回路の演算結果を有効なデータとして出力させ ることを特徴とする【Cカード。

【請求項23】 請求項18において、

上記A'R-1modN又はABR-1modNの演算結果 Wは第1の記憶回路に格納され、

演算器のオーバーフローフラグOVの有無が記憶され、 上記剰余乗算の後に上記第1の記憶回路と第2の記憶回 路のアドレスが交換され、第2の記憶回路を選択するア ドレスにより選択される演算結果値WからNの減算Wー Nが行われて第1の記憶回路を選択するアドレスにより 選択される第2の記憶回路に減算結果W-Nが格納さ れ、オーバーフローフラグOVが有るときにのみ上記ア ドレスを再度交換し、第1の記憶回路を選択するアドレ スにより選択される第1又は第2の記憶回路のデータを 有効なデータとして出力させることを特徴とするICカ

【請求項24】 請求項18において、

ード。

上記A'R-1modN又はABR-1modNの演算結果 Wは第1の記憶回路に格納され、

上記剰余乗算の後に上記第1の記憶回路の演算結果値♥ からNの減算W-Nが行われて第2の記憶回路に格納さ ħ.

とのW-Nの減算が行われた時の演算器からボローフラ グBRが記憶され、

ボローフラグBRが有るときには、第1の記憶回路と第 2の記憶回路を選択する最下位アドレスを逆転させて、 上記第2の記憶回路を選択するアドレスにより第1の記 憶回路の演算結果Wを出力し、

ボローフラグBRが無いときには、第1の記憶回路と第 50 オーバーフローフラグOVが有るときには上記第2の記

2の記憶回路を選択する最下位アドレスをそのままし て、上記第2の記憶回路を選択するアドレスにより第2 の記憶回路の演算結果W-Nを出力させることを特徴と するICカード。

【請求項25】 請求項14において、

上記暗号化処理用演算ユニットは、入力されたX、Y及 びNを受け、A=1、B=Xとして、Yのビットの値に 応じて、A=A' R-1modN、A=ABR-1modN の演算を行うとともに、

10 演算結果にオーバーフローが発生した場合にはさらに上 記演算結果WからNの減算W-Nを行なう正規動作と、 各々の演算結果にオーバーフローが発生しない場合でも 上記減算W-Nに対応した演算による無効データを生成 する攪乱目的のダミー動作を行い、

上記オーバーフローの有無に対応して有効なデータを出 力させることを特徴とするマイクロコンピュータ。

【請求項26】 請求項25において、

上記A'R-1modN又はABR-1modNの演算結果 Wは第1の記憶回路に格納され、

演算器からのオーバーフローフラグOVの有無が記憶さ ħ.

上記剰余乗算の後に上記第1記憶回路の演算結果₩から Nの減算W-Nが行われて、その演算結果が上記オーバ ーフローフラグOVが有る時には上記第1の記憶回路に 格納され、オーバーフローフラグOVが無い時には上記 第1記憶回路とは異なる第2の記憶回路に上記錯乱目的 のダミー動作として書き込まれ、

上記第1の記憶回路の演算結果が有効なデータとして出 力されることを特徴とするマイクロコンピュータ。

【請求項27】 請求項25において、 30

> 上記A'R-1modN又はABR-1modNの演算結果 Wは第1の記憶回路に格納され、

演算器のオーバーフローフラグOVの有無が記憶され、 上記剰余乗算の後に上記第Ⅰの記憶回路の演算結果₩か らNの減算W-Nが行われて、オーバーフローフラグO Vが有るときに上記演算結果W-Nがセレクタにより選 択され、オーバーフローフラグOVが無いときには上記 第1記憶回路の演算結果♥がセレクタにより選択されて 第2の記憶回路に格納されて有効なデータとして出力さ 40 れること特徴とするマイクロコンピュータ。

【請求項28】 請求項25において、

上記A'R-1modN又はABR-1modNの演算結果 Wは第1の記憶回路に格納され、

演算器のオーバーフローフラグ〇Vの有無が記憶され、 上記剰余乗算の後に上記第Ⅰの記憶回路の演算結果₩か らNの減算W-Nが行われ、オーバーフローフラグOV が有るときには減算結果W−Nが第2の記憶回路に記憶 され、オーバーフローフラグOVが無いときには減算結 果W-Nが第3の記憶回路に記憶され、

憶回路のデータが有効なデータとして出力され、

オーバーフローフラグOVが無いときには上記第1の記憶回路のデータが有効なデータとして出力されること特徴とするマイクロコンピュータ。

【請求項29】 請求項25において、

上記A² R⁻¹modN又はABR⁻¹modNの演算結果 Wは第1の記憶回路に格納され、

演算器のオーバーフローフラグOVの有無が記憶され、上記剰余乗算の後に上記第1の記憶回路の演算結果WからNの減算結果WーNが第2の記憶回路に格納され、オ 10ーバーフローフラグOVが無いとき第1の記憶回路と第2の記憶回路を選択する最下位アドレスを逆転させて、上記第2の記憶回路を選択するアドレスにより第1の記憶回路を選択して有効なデータとして出力させ、オーバーフローフラグOVが有るとき第1の記憶回路と第2の記憶回路を選択する最下位アドレスをそのままにして第2の記憶回路の演算結果を有効なデータとして出力させることを特徴とするマイクロコンピュータ。

【請求項30】 請求項25において、

上記A² R⁻¹modN又はABR⁻¹modNの演算結果 20 Wは第1の記憶回路に格納され、

演算器のオーバーフローフラグ〇Vの有無が記憶され、上記剰余乗算の後に上記第1の記憶回路と第2の記憶回路のアドレスが交換され、第2の記憶回路を選択するアドレスにより選択される演算結果値WからNの減算WーNが行われて第1の記憶回路を選択するアドレスにより選択される第2の記憶回路に減算結果WーNが格納され、オーバーフローフラグ〇Vが有るときにのみ上記アドレスを再度交換し、第1の記憶回路を選択するアドレスにより選択される第1又は第2の記憶回路のデータを30有効なデータとして出力させることを特徴とするマイクロコンピュータ。

【請求項31】 請求項25において、

上記A'R⁻¹modN又はABR⁻¹modNの演算結果 Wは第1の記憶回路に格納され、

上記剰余乗算の後に上記第1の記憶回路の演算結果値WからNの減算W-Nが行われて第2の記憶回路に格納され、

とのW-Nの滅算が行われた時の演算器からボローフラグBRが記憶され、

ボローフラグBRが有るときには、第1の記憶回路と第2の記憶回路を選択する最下位アドレスを逆転させて、上記第2の記憶回路を選択するアドレスにより第1の記憶回路の演算結果Wを出力し、

ボローフラグBRが無いときには、第1の記憶回路と第2の記憶回路を選択する最下位アドレスをそのままして、上記第2の記憶回路を選択するアドレスにより第2の記憶回路の演算結果W-Nを出力させることを特徴とするマイクロコンピュータ。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】との発明は、「Cカードとマイクロコンピュータに関し、特に「Cカードやプログラム内蔵の「チップマイクロコンピュータのようなCPUとメモリを含み暗号鍵を使ったデータ処理を行なうものの機密保護技術に利用して有効な技術に関するものである。

[0002]

【従来の技術】メモリに保存されている鍵情報を用いてデータの暗号処理化又は復号化処理を行なうようにした[Cカードにおいて、処理時間の違いを利用して実行内容や暗号鍵を推定するTA(Timing Attack)法のようなハッキング手法に対抗するため、暗号処理化又は復号化処理の実行中又は実行の前後に、鍵情報の内容との時間的な相関関係を喪失させる遅延処理を実行する技術の例として、特開平10−69222号がある。また、ICカードに関しては、オーム社出版電子情報通信学会編水沢順一著「ICカード」などがある。

[0003]

【発明が解決しようとする課題】近年、ICカードが暗号処理を行っている時の消費電流を観測して解析するととにより、容易に暗号処理の内容や暗号鍵が推定されるとの可能性が示唆されている。このことについては、John Wiley & sons 社 W.Rankl & W. Effing著「Smart C ard Handbook」の8.5.1.1 Passive protective mechanisms(263ページ)に記載されている。

【0004】つまり、SPA (Simple Power Analysis) 法では、演算命令の違い、あるいは処理されているデータの違いにより生じる消費電流波形の違いから、暗号鍵や処理されているデータを解析し、DPA (Differential Power Analysis) 法では、消費電流波形を統計処理して暗号鍵を推定する。このDPA法では、例えばDESのある部分に仮定した暗号鍵をあてはめて、平文を変化させながら消費電流波形を測定して統計する。暗号鍵を様々に変化させながらこの作業を繰り返し、正しい鍵のときには電流波形が大きなピークを示す。

【0005】前記公報に記載のようにTA(Timing Att ack)法のみを考慮した遅延処理では、実際の演算による消費電流の相関性までも喪失させることができず、上 記のような消費電流波形を観測するというSPA又はDPA法のようなハッキング手法には対抗できない。そこで、本願発明者等においては、上記ICカード及びICカード等のようなモジュールに搭載されるマイクロコンピュータのように内蔵のプログラムにより一定のデータ処理動作を行うものに対して上記のような消費電流の観測による暗号処理の内容や暗号鍵の解読をより確実に防止することができる機密保護技術を開発するに至った。【0006】この発明の目的は、機密保護の強化を実現した【Cカードとマイクロコンピュータを提供すること

50 にある。との発明の他の目的は、機密保護のための信号

処理の高速化とその強化を実現した【Cカードとマイク ロコンピュータを提供することにある。この発明の前記 ならびにそのほかの目的と新規な特徴は、本明細書の記 述および添付図面から明らかになるであろう。

[0007]

【課題を解決するための手段】本願において開示される 発明のうち代表的なものの概要を簡単に説明すれば、下 記の通りである。すなわち、外部端子がリードライト装 置と電気的に接続されるととによって動作電圧が供給さ 入出力動作を含むICカードにおいて、上記暗号化処理 又は復号化処理に本来の処理動作に似た攪乱目的のダミ ー処理動作を含ませて内部回路の動作タイミング及び動 作電流の画一化を行なうようにする。

【0008】本願において開示される発明のうち他の代 表的なものの概要を簡単に説明すれば、下記の通りであ る。すなわち、暗号化処理又は復号化処理を伴ったデー タの入出力動作を含むモジュール構成のマイクロコンビ ュータにおいて、上記暗号化処理又は復号化処理に本来 の処理動作に似た攪乱目的のダミー処理動作を含ませて 20 内部回路の動作タイミング及び動作電流の画一化を行な うようにする。

[0009]

【発明の実施の形態】図1には、この発明が適用される ICカードの一実施例の外観図が示されている。ICカ ードは、プラスチックケースからなるカード101と、 かかるカード101の内部に搭載された図示しない1チ ップのマイクロコンピュータ等からなるICカード用チ ップを持つものである。上記ICカードは、さらに上記 ICカード用チップの外部端子に接続されている複数の 30 接点(電極)102を持つ。複数の接点102は、後で 図2によって説明するような電源端子VCC、電源基準 電位端子VSS、リセット入力端子RESバー、クロッ ク端子CLK、データ端子I/O-1/IRQバー、I /O-2/IRQバーとされる。ICカードは、かかる 接点102を通して図示しないリーダーライタのような 外部結合装置から電源供給を受け、また外部結合装置と の間でのデータの通信を行う。

【0010】図2には、この発明に係る【Cカードに搭 載される「Cカード用チップ(マイクロコンピュータ) の一実施例の概略ブロック図が示されている。同図の各 回路ブロックは、公知のMOS集積回路の製造技術によ り、特に制限されないが、単結晶シリコンのような1個 の半導体基板上において形成される。

【0011】この発明に係る【Cカード用チップの構成 は、基本的にマイクロコンピュータと同じような構成で ある。その構成は、クロック生成回路205、中央処理 装置(以下単にCPUという場合がある)201、RO M(Read Only Memory) 2 0 6 ₱ R A M(Random Access M emory)207、不揮発性メモリ208などの記憶装置、

暗号化及び復号化処理の演算を行なうコプロセッサ20 9、入出力ポート(1/0ポート)202などからな る。

10

【0012】クロック生成回路205は、図示しないり ーダライタ(外部結合装置)から図1の接点102を介 して供給される外部クロックCLKを受け、かかる外部 クロック信号に同期したシステムクロック信号を形成 し、それをチップ内部に供給する回路である。CPU2 01は、論理演算や算術演算などを行う装置であり、シ れ、かつ、暗号化処理又は復号化処理を伴ったデータの 10 ステムコントロールロジック、乱数発生器及びセキュリ ィロジック及びタイマなどを制御する。記憶装置20 6、207、208は、プログラムやデータを格納する 装置である。コプロセッサ209は、後述するようにR SA暗号法などに応用可能なべき乗剰余乗算動作を行な う演算器とレジスタ及び制御論理から構成される。
Ⅰ/ 〇 (入出力) ポート202は、リーダライタと通信を行 う装置である。データバス204とアドレスバス203 は、各装置を相互に接続するバスである。

> 【0013】上記記憶装置206,207,208のう ち、ROM206は、記憶内容が不揮発的に固定されて いるメモリであり、主にプログラムを格納するメモリで ある。揮発性メモリ(以下、RAMという)207は自 由に記憶情報の書き換えができるメモリであるが、電源 の供給が中断されると、記憶している内容が消えてなく なる。ICカードがリーダライタから抜かれると電源の 供給が中断されるため、RAM207の内容は、保持さ れなくなる。

【0014】上記不揮発性メモリ(以下、EEPROM (Electrical Erasable Programmable Read Only Memor v) という) 208は、内容の書き換えが可能な不揮発 性メモリであり、その中に一旦書き込まれた情報は、電 源の供給が停止されてもその内部に保持される。とのE EPROM208は、書き換える必要があり、かつIC カードがリーダライタから抜かれても保持すべきデータ を格納するために使われる。例えば、【Cカードがプリ ベイドカードとして使用されるような場合、のプリペイ ドの度数などは、使用するたびに書き換えられる。との 場合の度数などは、リーダライタか抜かれてもICカー ド内で記憶保持する必要があるため、EEPROM20 40 8で保持される。

【0015】CPU201は、いわゆるマイクロプロセ ッサと同様な構成にされる。すなわち、その詳細を図示 しないけれども、その内部に命令レジスタ、命令レジス タに書込まれた命令をデコードし、各種のマイクロ命令 ないしは制御信号を形成するマイクロ命令ROM、演算 回路、汎用レジスタ (RG6等)、内部バスBUSに結 合するバスドライバ、バスレシーバなどの入出力回路を 持つ。CPU201は、ROM206などに格納されて いる命令を読み出し、その命令に対応する動作を行う。

50 CPU201は、1/Oボート202を介して入力され

る外部データの取り込み、ROM206からの命令や命令実行のために必要となる固定データのようなデータの読み出し、RAM207やEEPROM208に対するデータの書き込みと読み出し動作制御等を行う。

11

【0016】上記CPU201は、クロック生成回路205から発生されるシステムクロック信号を受けそのシステムクロック信号によって決められる動作タイミング、周期をもって動作される。CPU201は、その内部の主要部がPチャンネル型MOSFETとからなるCMOS回路から構成され10る。特に制限されないが、CPU201は、CMOSスタティックフリップフロップのようなスタティック動作可能なCMOSスタテック回路と、信号出力ノードへの電荷のプリチャージと信号出力ノードへの信号出力とをシステムクロック信号に同期して行うようなCMOSダイナミック回路とを含む。

【0017】【Cカードのセキュリティ機能としては、チップ内部で乱数を自動生成する乱数発生器や、ランダムに割込みを生成するタイマー機能などの他に、本願発明にかかる高セキュリティ機能として、【Cカードと外部装置とのデータ送受信の際に用いるRSA暗号法などに応用可能なべき乗剰余演算動作を行なう暗号処理用演算ユニット(コプロセッサ)209を内蔵している。このコプロセッサ209は専用のレジスタが内蔵されている。

【0018】 I Cカードにおけるセキュリティ・システ ムでは、通信データの暗号処理は必須であり、この実施 例でも現在最も多く利用されている公開鍵暗号としてR SA暗号が用いられる。この暗号法では、暗号化・復号 化ともにべき乗剰余乗算X'modNを用いるが、これ は古くから知られている計算アルゴリズムによって剰余 乗算A'modNとABmodNの2つの形に分解する ことができる。つまり、 $Y = e_n e_{n-1} \cdot \cdot \cdot e_1$ の値 e、を上位e。から最下位のe、まで順に1ビットずつ 見ていき、e, = 0だったらA' modNのみを、e, = 1 だったらA'modNとABmodNを演算する。 したがって、e₁ = 0のときにはA² modNの演算の 後にi=0であるかの判定処理が行なわれ、 $e_i=1$ の ときにはA'modNとABmodNとの演算の後にi = 0 であるかの判定処理が行なわれるために、e, = 0 と1とに対応した2通りの電流波形の形態が現れてしま う。

【0019】との実施例のようにコプロセツサ209を用いた場合には、その消費電流はCPUの消費電流に比べて比較的大きいため、との部分の電流波形を観測することによりコプロセッサの動作形態を比較的容易に識別することができ、前記TA法とSPA法により暗号鍵Yの値を解読されてしまう可能性が高い。そとで、この実施例のコプロセッサ209では、上記暗号化・復号化ともに用いられるべき乗剰余乗算X*modNの演算を行50

なうに当たり攪乱目的のダミーの演算が挿入される。つまり、図3のタイミング図及び図4のフローチャート図に示すようにe、=0でも1でもA・modNとABmodNの両方の演算を常に行なうようにするものである。

【0020】図3のタイミング図において、(a)に示すように本来は、e。=1のときにはA'modNの演算を行い、e。の判定の1により時間 t 1を経てABmodNの演算を行い、その演算後にiをデクリメント(n-1)してi=0の判定に時間 t 2を費やす。次いで、次ピットe。1=0の判定とiをデクリメント(n-2)してi=0の判定に時間 t 3を費やす。そして、次ピットe。1=1のときには、A'modNの演算を行い、e。1の料定の1により時間 t 1を経てABmodNの演算を行い、その演算後にiをデクリメント(n-3)してi=0の判定に時間 t 2を費やす。以下、同様にe、まで同様な動作を繰り返すものである。

【0021】との実施例のコプロサッサ209においては、上記暗号鍵Yの各ビットe,の論理0又は1に無関係にA'modNの演算の後にABmodNの演算を行なうようにする。図3(b)のe,, =0のときのようにe,が論理0のときにおける上記ABmodNの演算が攪乱目的のダミー演算として挿入される。つまり、

(b)のタイミング図及び図4のフローチャート図のように、A'modNとABmodNの演算動作の間には、例えばe,の判定の判定を含む時間 t 1 が費やされ、ABmodNと次ピットに対応したA'modNの演算動作の間には、iのデクリメント動作とi=0の判定時間 t 2 が費やされる画一化された動作タイミング及び動作電流とすることができる。たたし、この実施例では、e,の判定処理は、その結果が演算動作の分岐の条件とされないため図4のフローチャート図では省略されている。

【0022】図5には、上記コプロセッサの一実施例のプロック図が示されいてる。との実施例では、主に演算器、制御論理、専用レジスタブロックより構成され、べき乗剰余演算の最終結果はデータバツファ、データバスを介して中央処理装置CPUに送信される。専用レジスタは、アドレスバスから供給されるアドレス信号に対応してその選択動作が行なわれる。

【0023】この実施例では、内部バスMDBとレジスタブロックのリードライトバッファ(R/W Buffer)との間にゲート回路1が設けられる。このゲート回路1は、制御論理により制御が行なわれて、e、が論理0ならばA'modN動作の演算結果が内部バスMDBとリードライトバッファを介して所定のレジスタCDAに取り込まれた後開いていたゲートが閉じるようにされる。つまり、上記演算結果がリードライトバッファに取り込まれると、その後にゲートを閉じてしまいリードライト

バッファへの新たなデータの書き込みを禁止する。した がって、その後に行なわれるABmodNの演算結果は 無効データとして扱われることとなる。また、e,が論 理1ならばゲート回路1はゲートを開いた状態のままと される。

【0024】図6には、上記コプロセッサの他の一実施 例のブロック図が示されている。との実施例では、レジ スタブロックのリードライトバッファ (R/W Buffe nと各レジスタとの間にゲート回路2が設けられる。と のゲート回路2は、前記同様に制御論理により制御が行 10 なわれて、e,が論理OならばA'modN動作の演算 結果が内部バスMDBとリードライトバッファとを介し て所定のレジスタCDAに書き込まれた後に開いていた ゲートが閉じるようにされる。つまり、上記演算結果が レジスタCDAに取り込まれると、その後にゲートを閉 じてしまいかかかるレジスタCDAへの新たなデータの 書き込みを禁止する。したがって、その後に行なわれる ABmodNの演算結果は、リードライトバッファまで は書き込まれるが、実際には無効データとして扱われる こととなる。また、e, が論理1ならばゲート回路2は 20 行する。 ゲートを開いた状態のままとされる。

【0025】図7には、上記ゲート回路の一実施例の内 部構成図が示されている。ダミー書き込み制御ユニット は、アンドゲート回路によって構成され、一方の入力に は制御論理からのライトイネーブル信号が供給され、他 方の入力には演算器で生成されたライトストローブ信号 が供給される。上記ゲート回路の出力信号は、データバ ッファ (R/W Buffer)と専用レジスタにライトスロ ープ信号として伝えられる。

【0026】との実施例では、演算結果そのものの伝達 30 制御するものに代えて、レジスタ又はデータバッファヘ の書き込み動作を指示するライトストローブ信号の発生 タイミングを切り換えるようにするものである。つま り、e、=0のときには、A'modN動作の演算結果 が出力された後にライトイネーブル信号をロウレベルと してアンドゲート回路のゲートが閉じるようにするもの である。逆に、e, = 1のときには、制御論理はライト イネーブル信号をハイレベルのままとして、演算器で形 成されたライトストローブ信号がそのままデータバッフ ビットからなる演算結果Aに対応して、複数個のゲート 回路を設ける必要がないので簡素化が可能になる。

【0027】図8には、上記コプロセッサの他の一実施 例のブロック図が示されいてる。この実施例では、レジ スタブロックのリードライトバッファ (R/W Buffe r)と各レジスタとの間にセレクタ2とレジスタブロック にダミーレジスタ1が設けられる。このセレクタ2は、 前記同様に制御論理により制御が行なわれて、e,が論 理OならばA'modN動作の演算結果が内部バスMD Bとリードライトバッファとを介して所定のレジスタC 50 上記正規演算結果はライトストローブ信号によって、R

DAに書き込まれるような信号経路を形成し、その後に ダミーレジスタ1を選択するような信号経路を形成す る。

14

【0028】つまり、上記演算結果がレジスタCDAに 取り込まれると、その後にダミーレジスタ【を選択する ので、レジスタCDAへの新たなデータの書き込みを禁 止しつつその後に行なわれるABmodNの演算結果が ダミーレジスタに書き込まれものとなる。e, が論理1 ならばセレクタ2は常にレジスタCDAを選択する。と の構成は、演算結果をレジスタに書き込む動作を含めて e,が論理0のときと論理1のときとで電流波形でみた ときに全く同一にすることができるから、電流波形を利 用したアタックをより確実に無力化することができる。 【0029】図9には、この発明に係るコプロセッサの 他の一実施例の動作を説明するための構成図が示されて いる。図9(a)のタイミング図及び(b)のフローチ ャート図において、前記説明したように、A'modN の演算後、e,の判定の時間 t 1 の間もダミー演算動作 としてA'modNを継続してABmodNの演算に移

【0030】その演算後にiをデクリメント(-1)し てi=0の判定に時間t2を費やすが、その間も上記A BmodNの演算を継続させる。以下、同様にenまで 同様な動作を繰り返すものである。この構成は、演算動 作中は、e、が論理Oと1のときに関係なく上記のよう な演算動作を継続するので、電流波形でみたときに格別 な特徴を見出すことができないから、電流波形を利用し たアタックを無力化することができる。

【0031】図10には、図9のコプロセッサの動作を 実現するための一実施例のブロック図が示されている。 制御論理では、ダミーイネーブル信号とコプロイネーブ ル信号を送出する。上記ダミーイネーブル信号とコプロ イネーブル信号は、オアゲート回路を通して演算器に入 力される。それ故、コプロイネーブル信号がアクティブ であるときに加えて、ダミーイネーブル信号がアクティ プであるときにも演算器は演算動作を行なうようにされ

【0032】上記ダミーイネーブル信号は、インバータ 回路を通してアンドゲート回路の一方の入力に供給さ ァ又は専用レジスタに伝えられる。との構成では、複数 40 れ、かかるアンドゲート回路の他方の入力には演算器で 形成されたライトストローブ信号が供給される。つま り、演算器で形成されたライトストローブ信号の伝達を ダミーイネーブル信号で選択的に停止できるようにす る。コプロイネーブル信号がアクティブにされて、前記 正規の演算動作が終了すると、その演算結果を出力する ためのライトストローブ信号が形成される。このように コプロイネーブル信号がアクティブのときには、ダミー イネーブル信号の反転信号がアクティブレベルとなって アンドゲート回路のゲートを開くように制御するので、

20

/Wバッファ又はレジスタブロックの所定のレジスタに 書き込まれる。

【0033】上記のような正規演算が終了すると、ダミーイネーブル信号がアクティブとなって演算器に対して演算動作を指示する。この演算の終了によって、上記ライトストローブ信号が形成されるが、上記ダミーイネーブル信号の反転信号によってアンドゲート回路がゲートを閉じているので、上記撹乱目的のダミー演算動作によって発生されたライトストローブ信号がR/Wバッファ又はレジスタブロックの所定のレジスタに伝えられることはない。これにより、攪乱目的のダミー演算結果は無効データとして消失させられる。

【0034】図11には、この発明に係るコプロセッサの他の一実施例の動作を説明するためのタイミング図が示されている。前記図3に示した実施例のように、攪乱目的のダミー演算を挿入して、(a)のタイミング図のように、e,に対して画一化してA² modNとABmodNの演算を一対として行なうようにした場合でも、各演算には、演算結果にオーバーフロー処理を必要とするもの(あり)のものと、オーバーフロー処理を必要としないもの(なし)が発生する。

【0035】とのようなオーバーフロー処理は、演算時間を長くするものであるので電流波形でみると、オーバーフロー処理ありとなしとの識別が可能になる。このような電流波形の特徴から演算内容や演算データを推測することも不可能ではないと考えられるため、この実施例では(b)のタイミング図に示すようにオーバーフロー処理を不要とする演算に対しても必要なときと同様にオーバーフロー処理を挿入する。つまり、みかけ上は、全ての演算 A² mod NとABmod Nの演算において画 30一的にオーバーフロー処理のための動作が実施されるために、その識別を無力化するものである。

【0036】図12は、この発明に係るコプロセッサの他の一実施例の動作を説明するためのフローチャート図が示されている。このフローチャート図は、前記図11(b)に対応している。A'modNとABmodNの各演算は、剰余演算部とオーバーフロー演算部からなり、演算結果に無関係に上記オーバーフロー演算処理を実施するものである。

【0037】図13には、との発明に係るコプロセッサ 40 の更に他の一実施例の他の一実施例の動作の詳細を説明するためのタイミン グ図が示されている。との実施例による対策前では、前記A'modNとABmodNのようなコプロ演算においては、その演算結果に対応してオーバーフロー処理の おるものと無いもの2種類が存在したが、この実施例に よる対策後では、前記A'modNとABmodNのようなコプロ演算においては、その演算結果に無関係に常 ときは、A'mod ときは、A'mod ときは、Total ときは、A'mod ときは、Total ときなったす。とこをデクリメントにオーバーフロー処理が実行される。とのため、本来は は3を費やすような オーバーフロー処理が不要な演算動作に対して実施され 時間 t 1、t 2及と たオーバーフロー処理は、攪乱目的のダミー動作とされ 50 クルが挿入される。

る。

【0038】図14には、図11ないし図13に示したコプロセッサの動作を実現するための一実施例のブロック図が示されている。制御論理では、ダミーオーバーフロー信号とコプロオーバーフロー信号とコプロオーバーフロー信号は、オアゲート回路を通して演算器に入力される。それ故、コプロオーバーフロー信号がアクティブであるときに加えて、ダミーオーバーフロー信号がアクティブであるときにも演算器はオーバーフロー処理動作を行なうようにされる。

【0039】上記コプロオーバーフロー信号は、アンド ゲート回路の一方の入力に供給され、かかるアンドゲー ト回路の他方の入力に演算器で形成されたライトストロ ーブ信号が供給される。つまり、演算器で形成されたラ イトストローブ信号の伝達をコプロオーバーフロー信号 がアクティブレベルでないときに選択的に停止できるよ うにする。つまり、コプロオーバーフロー信号がアクテ ィブレベルでないときはダミーオーバーフロー信号によ って演算器がオーバーフロー処理を行なっているので、 かかるオーバーフロー処理で形成されたライトストロー ブ信号は上記ゲート回路のゲートを閉じることによって 無効にするものである。したがって、前記正規のオーバ ーフロー処理終了すると、その処理結果を出力するため のライトストローブ信号が形成されて、R/Wバッファ 又はレジスタブロックの所定のレジスタに処理結果が書 き込まれる。

【0040】これに対して、ダミーオーバーフロー信号がアクティブとなって演算器に対してオーバーフロー処理助作を指示した場合には、そのオーバーフロー処理によって形成されたライトストローブ信号は、上記コプロオーバーフロー信号によってアンドゲート回路のゲートが閉じられるものであるから、上記攪乱目的のダミーオーバーフロー処理動作によって発生されたライトストローブ信号がR/Wバッファ又はレジスタブロックの所定のレジスタに伝えられることはない。これにより、攪乱目的のダミーオーバーフロー処理結果は無効データとして消失させられる。

【0041】図15には、この発明に係るコプロセッサの更に他の一実施例の動作を説明するためのタイミング図が示されている。(a)に示すように本来は、e。 = 1のときには A^i modNの演算を行い、e。の判定の1により時間 t 1 を経てA B modN の演算を行い、e の判定に時間 t 2 を費やす。次いで、次ビットe 1 = 0 の判定に時間 t 2 を費やす。次いで、次ビットe 1 = 0 の判定とt 1 を 1 を 1 を 1 の 1 の 1 に 1 を 1 の 1 の 1 に 1 を 1 の 1 の 1 に 1 を 1 の 1 の 1 に 1 を 1 の 1 の 1 に 1 を 1 の 1 に 1 に 1 の 1 に 1 に 1 の 1 に

*【0045】コプロセッサの演算が開始するまでにA.

【0042】(h)のタイミング図では、上記攪乱目的 のダミーサイクルの挿入は、各演算毎の時間を最も長い 時間
t3に揃えるように挿入するものである。これによ り、時間 t 3 をインターバルとしてA'modN又はA BmodNのいずれかの演算が実施されるために、みか け上は演算動作に対応した電流波形が画一化されてその 識別を無力化するものである。これに対して、(c)タ イミング図では、上記(b)とは逆に上記演算毎のイン ターバルにおいて時間がランダムに変化する攪乱目的の ダミーサイクルが挿入される。上記A'modN又はA 10 Bmod Nのいずれかの演算が時間的にランダムに実施 される。そのため、電流波形でみると上記各演算動作と 無関係で、かつ不規則性の電流値にされる。言い換える ならば、上記演算器において同じ状態及び同じ動作でも 毎回異なるよう、統計的な観点での非再現性を持つよう にされるために、その識別を無力化することができる。 【0043】上記のような攪乱目的のダミーサイクル は、前記図2に示されたようにタイマーを利用して演算 間隔を可変にするものである。あるいはコプロセッサの 外部にタイマーを設けて一定の時間が経過するまで次の 20 演算の実行を待つようにする。つまり、コプロセッサに よるべき乗剰余乗算の演算において、図15 (a) に示 した前記各演算毎の時間 t 1 , t 2 , t 3 に攪乱目的の ダミーのサイクルを挿入し、一定時間後にタイマーから の割込みを入れる。これにより、図15(b)に示すよ うに t 1 、 t 2 、 t 3 の時間が全て一定となり、電流波 形からのアタックを困難にする。あるいはタイマーには 乱数発生器で生成した乱数をセットしておき、(c)に 示すように毎回 t 1, t 2, t 3 の時間をランダムに変 ても、ソフトウエアでカウントすることも可能である。 【0044】べき乗剰余乗算において、コプロセッサに よる演算の高速化を目的とし、Yの値を2ビット、ある いは3ビットずつ処理するようにすると、例えば図16 のフローチャート図に示すように、2 ビット処理の例で 説明するなら常にA'modN-A'modN-ABm odN及びi-2とi=0?の各ステップの繰り返しに なるので、前記1ビットずつ行なう場合のような攪乱目 的のダミー演算を行なわなくとも、処理時間や電流波形 が一定になる。そのため、電流波形からYの値を推定す るのは困難になる。また演算の回数も、前記のバイナリ 法だと最大で2n回かかっていたものを、2ビット処理 だと常に1.5 n回で済むために、動作時間の短縮にも

17

B、Nの値をそれぞれコプロセツサ専用レジスタに転送 し格納しておく。しかしながら、2ビット処理を行う場 合、、Yの値によって4通りのBの値B、、B、、 B、B、が必要になり、これらの値は前もって計算し て、RAMやEEPROMなどに格納しておき、毎回コ プロセツサ専用レジスタに転送することになるが。この 際、4通りのBの値によって転送中の電流波形に特徴が 現れる可能性がある。 【0046】例えば、16ピットのプリチャージバスに

データを転送する場合を考える。プリチャージバスは、 データ転送の前にすべてのバスの値を"1"にそろえる バスである。このバスに、値は違うが"1"のビットの 数が同じデータ、例えば、"1"のビットの数が2であ る16進数で"88"と"11"、を転送した場合、電 流波形はほぼ同じ波形になると予測される。この理由 は、"1"から"0"へ変化したビットの数が同じであ るため、同じように電流を消費し、同じ電流波形になる からである。

【0047】もし、"1"のビットの数が1つ異なるデ ータ、例えば、"1"のビットの数が3である"89" や"19"を転送した場合、"1"のビットの数が2の データとは消費電流が異なる。これは、13ビット分バ スの値が"1"から"0"に変わったため、その分の電 流が消費される。そのため、先の14ビットが変化した データに比べて消費電流が1ビット分小さくなる。一般 に、変化するビットの数が多いほど電流波形は高くなる という規則性がある。この規則性から転送されているデ ータを推定することができると思われる、電流アタック 化させることも可能である。また、タイマーを用いなく 30 の対象となりやすい。これを防ぐため次のような工夫を 行なうものである。

> 【0048】図17と図18には、との発明に係るコプ ロセッサの他の一実施例のブロック図がそれぞれ示され ている。この実施例のコプロセッサは、2ビット処理と 3ビット処理に向けられている。つまり、コプロセッサ のレジスタ容量を増やして、2ビット処理の場合には4 通りのBの値B、~B、を、3ビット処理の場合には8 通りのBの値B、~B。をコプロセッサのレジスタに格 納しておく。従って、演算の途中で記憶回路(RAM) 40 からデータバスを通して上記コプロセッサのれレジスタ に前記のような転送の必要がなくなり、前記電流アタッ クに対して防御することができる。

[0049]

制御用レジスタ(CCNT)

ſ <u></u>					
ピット7	ピット6		ピット2	ピット1	ピット0
j –	-	****		eı	e ₁₋₁ .
	l				

19 **演算の種類**

ピット2	e ₁	e ₁₋₁	演算の種類		
0	0	0	$A \leftarrow A^2 \mod N$		
0	1	0	A ← A modN		
0	1	1	$A \leftarrow A \times N$		
1	0	0	$A \leftarrow AB_1 \mod N$		
1	o	1	A ← AB ₂ modN		
-1	1	0	A ← AB _a modN		
1	1	. 1	A ← AB ₄ modN		

20

【0051】つまり、前記図16に示したようなフローチャート図において、コプロセッサがABmodNを実行する際、下記のように4つ(3ビット処理のときにはあるいは8つ)のうちの正しいBレジスタCDBから値を選んで実行できるように、Yの2ビット(あるいは3ビット)の値をコプロセッサの制御レジスタ(CCNT)のビットに当てはめ、前記に示す制御レジスタ及び演算の種類のように、2ビット処理の場合には、AB、modN、AB、modN、AB、modN、AB、modNのうちどの演算をするかを選択させるようにする。

【0052】図19には、この発明に係るコプロセッサの他の一実施例のブロック図が示されている。この実施例のコプロセッサも、2ビット処理や3ビット処理のような複数ビット処理に向けられている。この実施例では、データバスにスイッチを設けて演算をしながら転送できるようにする。この構成により、コプロセッサのレジスタ容量を増加させることなく、実行時間の短縮と電流アタック対策の両方に効果的である。

【0053】コプロセツサ専用レジスタ(CDA、CDB、CDN、CDW)は、同図に示すように4つのレジスタがCPUとコプロセッサの演算器との間で排他的に使用されている。2ビット処理を行う場合、2回のA¹modNを行いながらその間にBの値をRAMからコプロセッサ専用レジスタユニット中のBレジスタCDBに転送できるようにすると効率的である。

【0054】コプロセッサのAレジスタCDAとBレジスタCDBのI/Oを分け、それぞれにリード/ライト 40 ク転送を開始する際、まパッファ(R/W Buffer)を設けて、それぞれ独立に動作できるようにする。演算器がA・modNを演算している間は、制御信号によりデータバスをバスI(pa th1)につなぎ、図示しないCPUのRAMからBの値を上記独立に設けられたリード/ライトバッファを介してBレジスタCDBに転送する。次に演算器がABm odNを実行する際には、制御信号によりバス2(pa th2)に切り換え、上記BレジスタのB値を演算器に送り上記CPUがBレジスタCDBにアクセスできないように、RAM7 A、A+1、A+2、に従って順次データD、ようにする。この方法を取ると、A・modNを演算動 50 込まれ/読み出される。

作と、B値の転送動作が同時に行なわれるから演算時間が短縮されるだけでなく、演算と転送の消費電流が重なるため双方の波形が識別できなくなり、電流アタック対策に有効である。

【0055】図20には、この発明に係るICカード用チップの他の一実施例の要部プロック図が示されている。この実施例では、暗号処理用演算ユニットとメモリ(RAM)間の転送の際、メモリにカウンタを設けるようにするものである。この実施例では、2ビット処理に用いる4通りの値、あるいは3ビット処理に用いる8通りの値をコプロセッサ外部メモリRAMからコプロセッサ専用レジスタユニット中のBレジスタCDBに転送する際の電流撹乱を行なうようにするものである。

【0056】この実施例では、前記図2に示したような 【Cカード用チップにおいて、RAMの側にカウンタが 設けられる。RAMは、カウンタで形成されたアドレス 信号をデコードしてデータをデータバスに送出する。こ のとき、アドレスバスには、乱数発生器が形成された偽 アドレスが送出される。これにより、アドレスとデータ との相関が無くなり、電流解析を困難とさせることがで きる。

【0057】図21には、上記カウンタの一実施例のブ ロック図が示されている。カウンタは、転送したいブロ ックの最初のアドレスを保持する先頭アドレスレジスタ とインクリメンタを用い、プロック転送をイネーブルに するイネーブル信号とクロック又はリード/ライト信号 などによるインクリメント指示信号で制御する。ブロッ ク転送を開始する際、まず転送の先頭アドレスと転送開 始のイネーブル信号がCPUよりカウンタに送信され、 上記先頭アドレスレジスタに保持される。その後は、イ ンクリメント指示信号によって、インクリメンタが動作 して先頭アドレスレジスタの先頭アドレスA+1を形成 して、アドレスを生成するとともに上記先頭アドレスレ ジスタの内容を書き換えるので、図22のタイミング図 に示すように、RAMアドレスが順番にインクリメント A、A+1、A+2、・・・されていき、そのアドレス に従って順次データD_A、D_{A+1}、D_{A+2}・・・・が書

【0058】この実施例では、ブロック転送がイネーブ ルになった後はアドレスバスからのアドレスをカウンタ が受け付けないため、アドレスバスにどのような値が来 ようとデータは正しく読み出されていく。従って、アド レスバスに乱数発生器などで生成した乱数B、C、D、 E・・・が出力されるとアドレスバスの消費電流を撹乱 でき、この効果からチップ全体の消費電流を撹乱できる ため、チップ内部動作の解析を困難にすることが可能に

【0059】図23には、この発明に係るICカード用 10 にすることが可能になる。 チップの更に他の一実施例を示す要部プロック図が示さ れている。との実施例でも、暗号処理用演算ユニットと メモリ(RAM)間の転送の際、メモリにカウンタを設 けるようにするものであが、かかる暗号処理用演算ユニ ットとメモリRAMの最初のアドレスをも撹乱するよう アドレスオフセット機能が設けられる。つまり、乱数発 生器などで生成した乱数をあらかじめCPUとカウンタ 側に同時に転送しておき、ブロック転送の最初のアドレ スに乱数を加えるか又は引くかした値をアドレスバスに を用いて復号化し、最初のアドレスを得る。

【0060】図24には、上記転送動作を説明するため のタイミング図が示されている。乱数発生器で形成され た乱数をあらかじめCPUとRAMに転送しておき、オ フセット演算部 1 によりプロック転送の最初のアドレス*

- (1) input $X, Y = e_n e_{n-1}$
- (2) $B = R^2 \mod N$
- A = X(3)
- (4) $A = A B R^{-1} m o d N + k N$
- (S) B = A
- for i=n-1 to 1 step-1 { (6)
- (7) $A = A^{2} R^{-1} m o d N + k N$
- (8) if $e_1 = 1$ then $A = ABR^{-1} \mod N + kN$
- } (9)
- (10) $A = A R^{-1} m o d N + k N$
- (11) A = A m o d N
- (12) output A

【0063】との発明の他の実施例では、前記図2コブ ロセッサ209において、上記アルゴリズム5のステッ プ(4) 、ステップ(7) 、ステップ(8) 、ステップ(10)で 40 示された「A=ABR-1modN+kN」等に記述され る「剰余乗算」を実行するようにされる。かかるコプロ セッサ209は、後述するような演算回路と制御回路が 含まれる。剰余乗算の入力値A.B.R.N及び出力値 Aは専用レジスタ又はRAMなどの記憶装置に保持され

【0064】図26には、この発明に用いられるコプロ セッサの他の一実施例のブロック図が示されている。同 図において33は第1の積和演算器、34は第2の積和 *Aに乱数Sを加えるか引くかしたアドレスA±Sをアド レスバスに送出する。カウンタ側では、アドレスバスの 値を同じ乱数Sを用いて復号化し、オフセット演算部2 により最初のアドレスAを得て、以後前記同様にインク リメントしてアドレスA+1、A+2・・・を生成す る。このようなアドレスA+1、A+2に同期して、乱 数発生器が乱数B、C、D・・・をアドレスバスに送出 するので、先頭のアドレスを含めてアドレスバスの消費 電流を撹乱でき、チップ内部動作の解析をいっそう困難

【0061】前記実施例のような暗号化/復号化装置に おいて、べき乗剰余演算「X'modN」(X, Y, N は正の整数) を用いた場合、X, Y, Nが、通常100 ビット~2000ビット程度の非常に大きな数が使用さ れるため、「X'modN」をいかにして高速に実行す るかが重要となる。その一つの解法として、剰余乗算 「ABR-1modN」を実行する次のようなアルゴリズ ムが知られており、本願出願人においては、特開平10 -21057号公報(米国登録番号5,961,57 出力する。カウンタ側ではアドレスバスの値を同じ乱数 20 8) において、「ABR mod N」のアルゴリズムを 基にした積和演算器を用いたマイクロコンピュータを提 案している。

> 【0062】上記アルゴリズムは、次のステップ(1)な いし(12)からなる。

 $\cdots e_1$, N, R

リレジスタ、36は値Aの格納に利用されるレジスタ、 37は値Bの格納に利用されるレジスタ、38は値Nの 格納に利用されるレジスタである。39はMi生成ロジ ック、40はMi生成ロジック39で生成された値M。 を保持するラッチ、41は「÷2」を行うためのシフ ト回路である。

【0065】との実施例では、前記公報に詳細に説明さ れているようなブロック分割に基づいて演算「(AB, +M, N)/2 」を実行するようにされる。先ず、第1 の積和演算器33は、レジスタ35の値Temp、レジ スタ36の値A、レジスタ37の値B、を入力として、 積和演算「Temp+A・B、」を実行する。その演算 演算器、35は一次記憶値Tempを保持するテンポラ~50~結果は値Temp2として次段の第2の積和演算器34

へ送られる。上記値Temp2はn+Lビット長の整数

23

【0066】一方、Mi生成ロジック39は、Lビット 長の数A。, B, , N。を入力としてLビットの整数M ,を生成し、この正数M,はレジスタ40に一時的に保 持される。第2の積和演算器34は、前記Temp2, N、M、を入力として、積和演算「Temp2+M、・ N」を実行する。n+Lビット長の演算結果の下位Lビ ットは全て0であり、これをシフタ41によって消去し empとしてレジスタ35に送られて保持される。

【0067】以上の動作をn/L回繰り返し実行すれ ば、演算「(AB+MN)/R」が実現できる。これに よれば、nビットの整数Mをあらかじめ計算して保持す る必要はなく、Lビット長のM。のみを積和演算器33 の計算中に求めてレジスタ40に保持すればよく、値M の計算時間の削除、および値Mを保持する記憶手段の規 模を縮小することができる。さらに、積和演算器33と 積和演算器34を直列的に接続して連続的に動作させる ことにより、n+Lビット長の中間結果Temp2を一 時的に保持する記憶手段を特別に設けることも必要なく

【0068】レジスタ35~38を積和演算器33、3 4にバス43で接続される。したがって前記レジスタ3 5~38をRAM42で構成することができる。これに より、半導体チップ上のレジスタ面積の低減が可能とな る。また、この構成においては、特にデータバス43に よるデータ転送量が多いため、バス幅が大きくなって半 導体チップの面積が大きくならないようにする必要が生 じるが、図26の実施例のように積和演算器33と積和 演算器34を直列的に接続することにより、中間結果T emp2をデータバスを用いて転送することが不要にな るため、バスによるデータ転送量の低減を図ることがで

【0069】との実施例のコプロセッサでは、第1の積 和演算器33でTemp=0、第2の積和演算器34で $M_1 \cdot N = 0$, $25\kappa + 2 \cdot 100$ 動作を行なわないことにより、同図に示される演算手段 を、「A·B,」のような多倍長乗算(小さな数B,と その多倍長に相当する大きな数Aとの乗算)を実行する 回路として使用することができる。「A・B、」のよう な多倍長乗算演算は、上記アルゴリズムのステップ(2) の演算「R'mod N」をマイクロプロセッサ201 を用いて実行するときに適用されることにより、その演 算の高速化を図ることができる。

【0070】図27の「R'modN」の計算の概念図 に示されていように、R=2"、n=512とされ、N は512ビット、R² は最上位ビットだけが1で下位側 1024ビット全てが0の値とされる。マイクロプロセ ッサで演算「R'mod N」を行うとき、大きな数の 50

R'を同様に大きな数のNで直接に除算するのは効率的 でないから、被除数を最上位側から64ビット単位のブ ロックとして把握し、また、除数を最上位側から32ビ ット単位のブロックとして把握し、順次上位側のブロッ ク同士を対象に除算を行い、それによって得られる値を 商の概数として把握する。

【0071】同図において、例えばQ(=Da÷Na) を商の概数として把握する。概略的には、R'の上位側 に対して「Q·Na」を減算し、その減算結果の上位側 て(すなわち2^t で割って)、nビット長の結果が値T 10 に対して「Q・Nb」を減算する。「Q・Nb」の減算 結果に対して同様の処理を行い、更にその結果の対して 同様の処理を繰り返すという手法によって、「R² mo dN」の結果を得ることができる。

> 【0072】実際にはその途上で、余剰ビットを消去す るための減算処理が介在される。このとき、前記演算 「Q・Nb」の処理は、第1回目では32ビットと48 0 ビットという大きな数の乗算処理とされる。しかもそ のような大きな数の乗算処理は何回も繰り返される。と のとき、前記図26に示されるコプロセッサによって演 算可能な前記「A·B」」のような多倍長乗算演算を利 用することにより、換言すれば、そのような多倍長乗算 演算をコプロセッサに負担させれば、上記アルゴリズム 5におけるステップ2の演算「R'modN」をマイク ロブロセッサ201を用いて実行するとき、その演算処 理の高速化を図ることができる。

【0073】前記のようなアルゴリズムにおける「A= ABR⁻¹modN」の演算処理では、前記公報(特開平) 10-21057号)において詳述されているように、 剰余乗算において、オーバーフロー有りのときには更に 演算結果WからNを減算W-Nするものであるため、オ ーバーフローの有無により演算時間や消費電流の違いが 生じる。このため、前記のようなICカードLSIの消 費電流を観測し、そのタイミングや統計的処理の結果か らチップ内の動作を解析されてしまう可能性を持ってい る。

【0074】図28には、この発明に係る暗号化処理用 演算ユニットの一実施例の要部ブロック図が示されてい る。との実施例の暗号化処理用演算ユニットは、前記の ような【Cカード等に搭載される 【チップのマイクロコ ンピュータに含まれるコプロセッサに含まれる。

【0075】図28において、前記図26に示した第1 と第2の積和演算器33、34を含む積和演算器によ り、前記A'R-1modN又はABR-1modNの演算 が行われ、その演算結果WはテンポラリレジスタTem pに格納され、演算結果にオーバーフローが発生した場 合には演算器からのオーバーフローフラグOVが制御論 理のOV格納レジスタに記憶される。そして、続いて上 記剰余乗算の後にテンポラリレジスタTempに格納さ れた演算結果W-Nの減算が行われる。

【0076】上記オーバーフローフラグOVが有る時

26

(論理1)には上記減算W-Nの結果は、テンポラリレ ジスタTempに格納され、オーバーフローフラグOV が無い時(論理O)には減算W-Nの結果は、テンポラ リレジスタTempに格納されず、上記テンポラリレジ スタTemp以外の適当な記憶回路、例えばレジスタA に格納される。つまり、前記減算₩-Nと、それにより 形成された無効データを適当な記憶回路に格納する動作 は、前記錯乱目的のダミー動作とされる。これにより、* * 前記剰余乗算においてオーバーフローが生じないときで も、W-Nの減算及びその演算結果をレジスタに格納す ることに伴う【Cカードの動作電流が常に発生し、オー バーフローの有無を外部より識別困難とすることができ るものとなる。

【0077】上記の信号処理は、次のようなプログラム によって実施される。

 $W \leftarrow (AB+MN)/R$ Store OV bit

if OV then

₩ ← ₩-N (正規のオーバーフロー処理とWへの書き込み)

(14)

Else.

 $A \leftarrow W - N$ (ダミーのオーバーフロー処理と $A \land O$ 書き込み)

Exchange W and A

Output A

【0078】上記プログラムにおいて、Wはテンポラリ レジスタ及びそのデータを表している。そして、オーバ ーフローフラグ〇V無しのときに、テンポラリレジスタ TempのアドレスをレジスタAのアドレスを交換する 20 力させるものである。 ことにより、オーバーフローフラグOVの有り/無しに 対応してW又はAのデータが有効なデータとして出力さ※

※れる。この実施例では、Exchange ♥ and Aのようなアドレス交換によって、レジスタAのアド レス指定によりテンポラリレジスタ(W)のデータを出

【0079】上記の信号処理は、次のようなプログラム に置き換えることができる。

 $W \leftarrow (AB+NM)/R$

Store OV bit

 $A \leftarrow W - N$

(オーバーフロー処理とレジスタAへの書き込み)

if! OV then

Exchange W and A

Else nop

Output A

件でのオーバーフロー処理のための減算W-Nとその減 算結果をAレジスタの書き込みを行った後に、オーバー フローフラグ○Vが無ければ、Exchange W and Aのようにアドレス交換を行ってレジスタAの アドレス指定によりテンポラリレジスタ(W)のデ**ータ★**

【0080】つまり、オーバーフローOVの有無に無条 30★ を出力させ、無ければアドレスを交換することなくA レ ジスタのデータW-Nを有効なデータとして出力させ

> 【0081】上記の信号処理は、更に次のようなプログ ラムに置き換えることができる。

 $W \leftarrow (AB+NM)/R$

Store OV bit

Exchange W and A

 $W \leftarrow A - N$

(オーバーフロー処理とレジスタAへの書き込み)

if OV then

Exchange W and A

Else nop

Output A

【0082】つまり、オーバーフロー〇Vの有無に無条 件でのオーバーフロー処理のための減算W-Aを行う前 KExchange W and AOLOKYFUX 交換を行ってA-Nの減算、つまりはW-Nの減算を行 ってテンポラリレジスタ (W)、つまりレジスタAにデ ータを出力させる。そして、オーバーフローフラグOV

再度アドレス交換を行い、レジスタAのアドレス指定に よりレジスタAのデータを、オーバーフローフラグOV が無ければ前記のように交換したままレジスタAのアド レス指定によりテンポラリレジスタ(♥)のデータを出 力させる。この構成では、レジスタへの書き込みを行う 論理回路は、みかけ上テンポラリレジスタ(W)を書き が有れば、Exchange W and Aのように 50 込むような構成となり、レジスタAへの書き込み用論理 が不要となって回路の簡素化が可能になる。

【0083】前記テンポラリレジスタTempとレジスタAのアドレス交換は、フラグ反転回路により実現できる。つまり、アドレスバスから供給されるアドレス信号のうち、例えば最下位ビットのような1ビットがテンポラリレジスタTempとレジスタAとで異なるように設定しておき、フラグ反転回路により選択的にかかるビットを交換するだけで、テンポラリレジスタTempに割り当てられたアドレス指定によりレジスタAを選択でき、逆にレジスタAに割り当てられたアドレスによりテ10ンポラリレジスタTempを選択することができる。

27

【0084】図28の実施例において、2つのレジスタ TempとAを用い、オーバーフローフラグOVに対応して、常に一方(例えばテンポラリレジスタTemp)に有効データを格納させ、前記のようなアドレス交換によってレジスタAを指定するアドレスにより有効なデータを出力させる。前記減算W-Nと、それにより形成された無効データを適当な記憶回路に格納する動作が錯乱目的のダミー動作とされる。とれにより、前記剰余乗算においてオーバーフローが生じないときでも、W-Nの 20減算及びその演算結果をレジスタに格納することに伴う I Cカードの動作電流が常に発生し、オーバーフローの有無を外部より識別困難とすることができるものとなる。

【0085】前記実施例のように積和演算器の前記のよりなオーバーフローフラグに代えてボロー(Borro 演算専用のレジスタXに 後に、オーバーフローフラグ BRを利用するものであってもよい。つまり、前記A・R T mod N では では、オーバーフローフラグ BRを が ではしたボローフラグ BRが有るときのみ、テンボラリンスタ T e m p とレジスタ A のアドレスを交換し、最終的にはレジスタ A のアドレスを交換し、最終的にはレジスタ A のアドレス指定により有効なデータを読み出すようにするものであってもよい。

【0086】上記の信号処理は、次のようなプログラムにより実現できる。

 $W \leftarrow (AB+NM)/R$ $A \leftarrow W-N$ Store BR bit if BR then

Exchange W and A

Else nop Output A

【0087】図29には、この発明に係る暗号化処理用米

W ← (AB+NM) /R Store OV bit if OV then

A ← W-N (正規のオーバーフロー処理とAへの書き込み)

40

Else

X ← W-N (ダミーのオーバーフロー処理とXへの書き込み)

*演算ユニットの他の一実施例の要部ブロック図が示されている。この実施例の暗号化処理用演算ユニットも前記のようなICカード等に搭載される1チップのマイクロコンピュータに含まれるコプロセッサに含まれる。この実施例では、データバスの信号と前記のような積和演算器の出力とのうちのいずれか一方を前記のようなOVフラグ格納レジスタに記憶されたオーバーフローフラグOVに従って出力させるセレクタが追加される。

【0088】上記剰余乗算の後W-Nの減算が行われ、この減算結果W-Nと演算のためにデータバス上に読み出されたWの値がセレクタに入力され、オーバーフローフラグOVが有るときには減算結果W-Nが、オーバーフローフラグOVが無いときにはデータバスWの値が選択され、との選択された値がレジスタAに格納され、Aが最終的に有効なデータとして出力されることにより、W-Nの減算とレジスタへの書込みに伴う【Cカードやマイクロコンピュータの動作電流が常に発生し、オーバーフローの有無を外部より識別困難とされる。

【0089】図30には、この発明に係る暗号化処理用演算ユニットの更に他の一実施例の要部ブロック図が示されている。この実施例は、前記図28の実施例においてレジスタブロックにレジスタXが追加される。前記同様に剰余乗算の後W-Nの減算が行われ、オーバーフローフラグOVが有る時にはこの減算結果W-NがレジスタAに、オーバーフローフラグOVが無い時にはダミー演算専用のレジスタXに減算W-Nが書込まれる。この後に、オーバーフローフラグOVが無い時には、テンポラリレジスタ(W)とレジスタAとのアドレスを交換して、最終的にレジスタAを選択するアドレスにより有効なデータを出力させる

【0090】上記の信号処理は、次のようなプログラム により実現できる。

Exchange W and A

Output A

【0091】上記の実施例から得られる作用効果は、下記の通りである。すなわち、

29

(1) 外部端子がリードライト装置と電気的に接続されることによって動作電圧が供給され、かつ、暗号化処理又は復号化処理を伴ったデータの入出力動作を含む I Cカードにおいて、上記暗号化処理又は復号化処理に本来の処理動作に似た攪乱目的のダミー処理動作を含ませて内部回路の動作タイミング及び動作電流の画一化を行 10 なうようにすることによって、電流波形を利用した解読を困難にすることができるという効果が得られる。

【0092】(2) 上記に加えて、上記暗号化処理又は復号化処理は、RSA暗号法などに応用可能なべき乗剰余乗算動作を含むようにすることにより、機密保護の強化を実現した【Cカードを得ることができるという効果が得られる。

【0093】(3) 上記に加えて、上記べき乗剰余演 算動作を中央処理装置からの指示を受けて動作する暗号 処理用演算ユニットにより行わせることにより、高速な 20 データ処理を行なうようにすることができるという効果 が得られる。

【0094】(4) 上記に加えて、上記暗号化処理用演算ユニットの動作として、入力されたX、Y及びNを受け、A=1、B=Xとして、A=A'modNとA=ABmodNの演算を交互行ない、かかる演算においてYの上位から1ビットずつみて、論理0であれば上記A'modNの演算結果を有効なデータとして記憶回路に取り込み、論理1であれば上記A'modNとABmodNの演算結果を有効なデータとして記憶回路に取り込み、論理1であれば上記A'modNとABmodNの演算結果を有効なデータとして記憶回路に取り込むものとし、上記論理0のときのA=ABmodNの演算動作を上記攪乱目的のダミー処理動作とすることにより、暗号処理を行いつつ電流波形を利用した解読を困難にすることができるという効果が得られる。

【0095】(5) 上記に加えて、上記記憶回路をリードライトバッファを通してデータの入出力が行なわれる複数のレジスタからなるレジスタブロックを用い、上記Yの特定ビットe、の論理1又は0によってゲート回路を制御し、所定のレジスタに供給されるライトストローブ信号の伝達を制御して、上記演算結果のうち有効なデータのみがリードライトバッファを通して上記所定のレジスタに格納することにより、暗号処理を行いつつ電流波形を利用した解読を困難にすることができるという効果が得られる。

【0096】(6) 上記に加えて、上記記憶回路をリードライトバッファを通してデータの入出力が行なわれる複数のレジスタとからなるレジスタブロックを用い、上記Yの特定ビットe、の論理1又は0によってゲート回路を制御し、上記リードライトバッファに供給されるライトストローブ信号の伝達を制御して、上記演算結果 50

のうち有効なデータのみがリードライトバッファを通し て上記所定のレジスタに格納することにより、暗号処理 を行いつつ電流波形を利用した解読を困難にすることが できるという効果が得られる。

【0097】(7) 上記に加えて、上記記憶回路をリードライトバッファを通してデータの入出力が行なわれる複数のレジスタ及びダミーレジスタとからなるレジスタブロックを用い、上記リードライトバッファと上記ダミーレジスタ及び複数のレジスタとの間セレクタを設けて上記Yの特定ビットe,の論理1又は0によって制御して、リードライトバッファに書き込まれた演算結果のうち有効なデータを所定のレジスタに格納し、無効なデータが上記ダミーレジスタに格納することにより、暗号処理を行いつつ電流波形を利用した解読をよりいっそう困難にすることができるという効果が得られる。

【0098】(8) 上記に加えて、上記暗号化処理用 演算ユニットの動作として、入力されたX、Y及びNを 受け、A=1、B=Xとして、A=A' modNとA= ABmodNの演算を交互行ない、かかる演算において Yの上位から1ビットずつみて、論理0であれば上記A * modNの演算結果を有効なデータとしてその出力タ イミングで記憶回路に取り込み、論理1であれば上記A ² modNとABmodNの演算結果を有効なデータと してその出力タイミングで記憶回路に取り込むものであ り、上記A=A'modNの演算結果が出力されてから 上記A=ABmodNの演算が開始されまるまでの間も 上記A=A゚modNの動作を継続し、A=ABmod Nの演算結果が出力されてからYのビットの変更判定処 理を含めて次のビットに対応したA'modNの演算が 開始されるまでの間も上記A=ABmodNの動作を継 続することにより、暗号処理を行いつつ電流波形を利用 した解読をよりいっそう困難にすることができるという 効果が得られる。

【0099】(9) 上記に加えて、上記暗号化処理用演算ユニットの動作として、入力されたX、Y及びNを受け、A=1、B=Xとして、A=A'modNとA=ABmodNの演算とそれぞれに対してオーバーフロー演算行ない、かかる演算においてYの上位から1ビットずつみて、論理0であれば上記A'modNの演算結果を有効なデータとして記憶回路に取り込み、論理1であれば上記A'modNとABmodNの演算結果を有効なデータとして記憶回路に取り込むものであり、上記論理0のときのA=ABmodNの演算動作と、各演算動作での不要なオーバーフロー演算を上記攪乱目的のダミー処理動作とすることにより、暗号処理を行いつつ電流波形を利用した解読をよりいっそう困難にすることができるという効果が得られる。

- 【0100】(10) 外部端子がリードライト装置と

電気的に接続されることによって動作電圧が供給され、かつ、暗号化処理又は復号化処理を伴ってデータの入出力動作が行われるICカードに、上記暗号化処理又は復号化処理に攪乱目的のダミー演算を含ませて内部回路の動作タイミング及び動作電流に不規則性を持たせることにより、暗号処理を行いつつ電流波形を利用した解読をよりいっそう困難にしたICカードを得ることができるという効果が得られる。

31

【0101】(11) 外部端子がリードライト装置と電気的に接続されることによって動作電圧が供給され、かつ、暗号化処理又は復号化処理を伴ってデータの入出力動作が行われるICカードに、上記暗号化処理又は復号化処理における各演算の間隔に攪乱目的のダミーサイクルを含ませて内部回路の動作タイミング及び動作電流に不規則性を持たせることにより、暗号処理を行いつつ電流波形を利用した解読をよりいっそう困難にしたICカードを得ることができるという効果が得られる。

【0102】(12) 暗号化処理又は復号化処理を伴ったデータの入出力動作を含むモジュール構成のマイクロコンピュータにおいて、上記暗号化処理又は復号化処20理に攪乱目的のダミー処理動作を含ませて内部回路の動作タイミング及び動作電流の画一化を行なうようにすることにより、モジュール化されたマイクロコンピュータに対する電流波形を利用した解読を困難にすることができるという効果が得られる。

【0103】(13) 上記に加えて、上記マイクロコンピュータのモジュール構成を I つの半導体基板上において形成することにより、小型化を図りつつ電流波形以外の直接的なプログラム又はデータ等の解読も防止することができるという効果が得られる。

【0104】(14) 上記に加えて、上記マイクロコンピュータの暗号化処理又は復号化処理を、RSA暗号法などに応用可能なべき乗剰余乗算動作を含むものとし、上記べき乗剰余乗算動作を中央処理装置からの指示を受けて動作する暗号処理用演算ユニットにより行なうようにすることにより、高速な暗号処理動作を行なうようにすることができるという効果が得られる。

【0105】(15) 上記に加えて、上記マイクロコンピュータの暗号化処理用演算ユニットの動作として、入力されたX、Y及びNを受け、A=1、B=Xとして、A=A'modNとA=ABmodNの演算を行ない、かかる演算においてYの上位から1ビットずつみて、論理0であれば上記A'modNの演算結果を有効なデータとして記憶回路に取り込み、論理1であれば上記A'modNとABmodNの演算結果を有効なデータとして記憶回路に取り込むものとし、上記論理0のときのA=ABmodNの演算動作を上記攪乱目的のダミー処理動作とすることにより、暗号処理を行いつつ電流波形を利用した解読を困難にすることができるという効果が得られる。

【0106】(16) 上記に加えて、上記マイクロコ ンピュータの暗号化処理用演算ユニットの動作として、 入力されたX、Y及びNを受け、A=1、B=Xとし て、A=A゚modNとA=ABmodNの演算を行な い、かかる演算においてYの上位から1ビットずつみ て、論理Oであれば上記A'modNの演算結果を有効 なデータとしてその出力タイミングで記憶回路に取り込 み、論理1であれば上記A'modNとABmodNの 演算結果を有効なデータとしてその出力タイミングで記 10 億回路に取り込むものであり、上記A=A'modNの 演算結果が出力されてから上記A=ABmodNの演算 が開始されまるまでの間も上記A=A'modNの動作 を継続し、A=ABmodNの演算結果が出力されてか らYのビットの変更判定処理を含めて次のビットに対応 したA'modNの演算が開始されるまでの間も上記A = ABmodNの動作を継続することにより、暗号処理 を行いつつ電流波形を利用した解読を困難にすることが できるという効果が得られる。

(17) 上記に加えて、上記マイクロコンピュータの 暗号化処理用演算ユニットの動作として、入力された X、Y及びNを受け、A=I、B=Xとして、A=X'modNとA=ABmodNの演算とそれぞれに対して オーバーフロー演算を行ない、かかる演算においてYの上位からIビットずつみて、論理0であれば上記A'modNの演算結果を有効なデータとして記憶回路に取り込み、論理1であれば上記A'modNとABmodNの演算結果を有効なデータとして記憶回路に取り込むものであり、上記論理0のときのA=ABmodNの演算動作と、各演算動作での不要なオーバーフロー演算を上 30 記攪乱目的のダミー処理動作とすることにより、暗号処理を行いつつ電流波形を利用した解読を困難にすることができるという効果が得られる。

【0107】(18) 上記に加えて、上記暗号化処理 用演算ユニットにより、入力されたX、Y及びNを受け、A=1、B=Xとして、Yのビットの値に応じて、A=A'R⁻¹modN、A=ABR⁻¹modNの演算行 うとともに、演算結果にオーバーフローが発生した場合 にはさらに上記演算結果WからNの減算W-Nを行なう 正規動作と、各々の演算結果にオーバーフローが発生しない場合でも上記減算W-Nに対応した演算による無効 データを生成する攪乱目的のダミー動作を行い、上記オーバーフローの有無に対応して有効なデータを出力させることにより、暗号化処理用演算ユニットの簡素化及び 高速化を図りつつ、電流波形を利用した解読を困難にすることができるという効果が得られる。

【0108】(19) 上記に加えて、上記A'R'm odN又はABR'modNの演算結果Wを第1の記憶 回路に格納し、演算器のオーバーフローフラグOVの有 無を記憶し、上記剰余乗算の後に上記第1記憶回路の演 算結果WからNの減算W-Nを行い、その演算結果を上

(18)

33

記オーバーフローフラグOVが有る時には上記第1の記憶回路に格納し、オーバーフローフラグOVが無い時には上記第1記憶回路とは異なる第2の記憶回路に上記錯乱目的のダミー動作として格納し、上記第1の記憶回路の演算結果を有効なデータとして出力させることにより、暗号化処理用演算ユニットの簡素化及び高速化を図りつつ、電流波形を利用した解読を困難にすることができるという効果が得られる。

【0109】(20) 上記に加えて、上記A'R'm odN又はABR-1modNの演算結果Wを第1の記憶 10回路に格納し、演算器のオーバーフローフラグOVの有無を記憶し、上記剩余乗算の後に上記第1の記憶回路の演算結果WからNの減算W-Nを行い、オーバーフローフラグOVが有るときに上記演算結果W-Nをセレクタにより選択され、オーバーフローフラグOVが無いときには上記第1記憶回路の演算結果Wをセレクタにより選択して第2の記憶回路に格納することにより、暗号化処理用演算ユニットの簡素化及び高速化を図りつつ、電流波形を利用した解読を困難にすることができるという効果が得られる。 20

【0110】(21) 上記に加えて、上記A・R・m odN又はABR・modNの演算結果Wを第1の記憶回路に格納し、演算器のオーバーフローフラグOVの有無を記憶し、上記剰余乗算の後に上記第1の記憶回路の演算結果WからNの減算W-Nを行い、オーバーフローフラグOVが有るときには減算W-Nを第2の記憶回路に記憶し、オーバーフローフラグOVが無いときには減算W-Nを第3の記憶回路に記憶し、オーバーフローフラグOVが有るときには上記第2の記憶回路のデータが有効なデータとして出力し、オーバーフローフラグOV 30が無いときには上記第1の記憶回路のデータが有効なデータとして出力することにより、暗号化処理用演算ユニットの簡素化及び高速化を図りつつ、電流波形を利用した解読を困難にすることができるという効果が得られる。

【0111】(22) 上記に加えて、上記A¹ R⁻¹ m o d N又はABR⁻¹ m o d Nの演算結果Wを第1の記憶回路に格納し、演算器のオーバーフローフラグOVの有無を記憶し、上記剰余乗算の後に上記第1の記憶回路の演算結果WからNの減算結果W-Nを第2の記憶回路に格納し、オーバーフローフラグOVが無いとき第1の記憶回路と第2の記憶回路を選択する最下位アドレスを逆転させて、上記第2の記憶回路を選択するアドレスにより第1の記憶回路を選択して有効なデータとして出力させ、オーバーフローフラグOVが有るとき第1の記憶回路と第2の記憶回路を選択する最下位アドレスをそのままにして第2の記憶回路を選択する最下位アドレスをそのままにして第2の記憶回路の演算結果を有効なデータとして出力させることにより、暗号化処理用演算ユニットの簡素化に加えてレジスタへの書き込み論理の簡素化と高速化を図りつつ電流流形を利用した解読を困難にすると

とができるという効果が得られる。

【0112】(23) 上記に加えて、上記A² R⁻¹ m o d N又はABR⁻¹ m o d Nの演算結果Wを第1の記憶回路に格納し、演算器のオーバーフローフラグO V の有無を記憶し、上記剰余乗算の後に上記第1の記憶回路と第2の記憶回路のアドレスを交換し、第2の記憶回路を選択するアドレスにより選択される演算結果値WからNの減算W-Nが行われて第1の記憶回路を選択するアドレスにより選択される第2の記憶回路に減算結果W-Nを格納し、オーバーフローフラグO V が有るときにのみ上記アドレスを再度交換し、第1の記憶回路を選択するアドレスにより選択される第1又は第2の記憶回路のデータを有効なデータとして出力させることにより、暗号化処理用演算ユニットの簡素化に加えてレジスタへの書き込み論理の簡素化と高速化を図りつつ電流波形を利用した解読を困難にすることができるという効果が得られる

【0113】(24) 上記に加えて、上記A'R⁻¹m odN又はABR⁻¹modNの演算結果Wを第1の記憶 回路に格納し、上記剰余乗算の後に上記第1の記憶回路 の演算結果値WからNの減算W-Nを行って第2の記憶 回路に格納し、このW-Nの減算が行われた時の演算器 のボローフラグBRを記憶し、ボローフラグBRが有る ときには、第1の記憶回路と第2の記憶回路を選択する 最下位アドレスを逆転させて、上記第2の記憶回路を選 択するアドレスにより第1の記憶回路の演算結果Wを出 力し、ボローフラグBRが無いときには、第1の記憶回 路と第2の記憶回路を選択する最下位アドレスをそのま まして、上記第2の記憶回路を選択するアドレスにより 第2の記憶回路の演算結果W-Nを出力させることによ り、暗号化処理用演算ユニットの簡素化に加えてレジス タへの書き込み論理の簡素化と高速化を図りつつ電流波 形を利用した解読を困難にすることができるという効果 が得られる。

【0114】(25) 上記に加えて、上記マイクロコンピュータの暗号化処理用演算ユニットとして、入力されたX、Y及びNを受け、A=1、B=Xとして、Yのピットの値に応じて、A=A¹R¹modN、A=ABR¹modNの演算を行い、演算結果にオーバーフローが発生した場合にはさらに上記演算結果WからNの減算W-Nを行なう正規動作と、各々の演算結果にオーバーフローが発生しない場合でも上記減算W-Nに対応した演算による無効データを生成する攪乱目的のダミー動作を行い、上記オーバーフローの有無に対応して有効なデータを出力させることより、暗号化処理用演算ユニットの簡素化に加えてレジスタへの書き込み論理の簡素化と高速化を図りつつ電流波形を利用した解読を困難にすることができるという効果が得られる。

簡素化に加えてレジスタへの書き込み論理の簡素化と高 【0115】(26) 上記に加えて、上記マイクロコ 速化を図りつつ電流波形を利用した解読を困難にすると 50 ンピュータの暗号化処理用演算ユニットにおいて、上記 A' R⁻¹ modN又はABR⁻¹ modNの演算結果Wは第1の記憶回路に格納し、演算器からのオーバーフローフラグOVの有無を記憶し、上記剰余乗算の後に上記第1記憶回路の演算結果WからNの減算W-Nを行ない、演算結果を上記オーバーフローフラグOVが有る時には上記第1の記憶回路に格納し、オーバーフローフラグOVが無い時には上記第1記憶回路とは異なる第2の記憶回路に上記錯乱目的のダミー動作として書き込み、上記第1の記憶回路の演算結果が有効なデータとして出力させることにより、暗号化処理用演算ユニットの簡素化及び高速化を図りつつ、電流波形を利用した解読を困難にすることができるという効果が得られる。

35

【0116】(27) 上記に加えて、上記マイクロコンピュータの暗号化処理用演算ユニットにおいて、上記 A² R⁻¹modN又はABR⁻¹modNの演算結果Wを第1の記憶回路に格納し、演算器のオーバーフローフラグOVの有無を記憶し、上記剰余乗算の後に上記第1の記憶回路の演算結果WからNの減算WーNを行ってオーバーフローフラグOVが有るときにセレクタにより上記演算結果WーNを選択し、オーバーフローフラグOVが 20 無いときにはセレクタにより上記第1記憶回路の演算結果Wを選択して第2の記憶回路に格納して有効なデータとして出力することにより、暗号化処理用演算ユニットの簡素化及び高速化を図りつつ、電流波形を利用した解読を困難にすることができるという効果が得られる。

【0117】(28) 上記に加えて、上記マイクロコ ンピュータの暗号化処理用演算ユニットにおいて、上記 A' R-1modN又はABR-1modNの演算結果Wを 第1の記憶回路に格納し、演算器のオーバーフローフラ グロVの有無を記憶し、上記剰余乗算の後に上記第1の 30 記憶回路の演算結果₩からNの減算₩−Nを行ってオー パーフローフラグOVが有るときには減算結果W-Nを 第2の記憶回路に記憶し、オーバーフローフラグOVが 無いときには減算結果W-Nを第3の記憶回路に記憶 し、オーバーフローフラグOVが有るときには上記第2 の記憶回路のデータが有効なデータとして出力し、オー バーフローフラグ〇Vが無いときには上記第1の記憶回 路のデータを有効なデータとして出力することにより、 暗号化処理用演算ユニットの簡素化及び高速化を図りつ つ、電流波形を利用した解読を困難にするととができる という効果が得られる。

【0118】(29) 上記に加えて、上記マイクロコンピュータの暗号化処理用演算ユニットにおいて、上記 A' R-1modN又はABR-1modNの演算結果Wを第1の記憶回路に格納し、演算器のオーバーフローフラグOVの有無を記憶し、上記剰余乗算の後に上記第1の記憶回路の演算結果WからNの減算結果W-Nを第2の記憶回路に格納し、オーバーフローフラグOVが無いとき第1の記憶回路と第2の記憶回路を選択する最下位アドレスを逆転させて、上記第2の記憶回路を選択するア 50

ドレスにより第1の記憶回路を選択して有効なデータとして出力させ、オーバーフローフラグOVが有るとき第1の記憶回路と第2の記憶回路を選択する最下位アドレスをそのままにして第2の記憶回路の演算結果を有効なデータとして出力させることにより、暗号化処理用演算ユニットの簡素化に加えてレジスタへの書き込み論理の簡素化と高速化を図りつつ電流波形を利用した解読を困難にすることができるという効果が得られる。

【0119】(30) 上記に加えて、上記マイクロコ ンピュータの暗号化処理用演算ユニットにおいて、上記 A'R-1modN又はABR-1modNの演算結果Wを 第1の記憶回路に格納し、演算器のオーバーフローフラ グOVの有無を記憶し、上記剰余乗算の後に上記第1の 記憶回路と第2の記憶回路のアドレスを交換し、第2の 記憶回路を選択するアドレスにより選択される演算結果 値WからNの減算W-Nを行って第1の記憶回路を選択 するアドレスにより選択される第2の記憶回路に減算結 果W-Nを格納し、オーバーフローフラグOVが有ると きにのみ上記アドレスを再度交換し、第1の記憶回路を 選択するアドレスにより選択される第1又は第2の記憶 回路のデータを有効なデータとして出力させることによ り、暗号化処理用演算ユニットの簡素化に加えてレジス タへの書き込み論理の簡素化と高速化を図りつつ電流波 形を利用した解読を困難にすることができるという効果

【0120】(31) 上記に加えて、上記マイクロコ ンピュータの暗号化処理用演算ユニットにおいて、上記 A' R-1mod N又はABR-1mod Nの演算結果Wを 第1の記憶回路に格納し、上記剰余乗算の後に上記第1 の記憶回路の演算結果値WからNの減算W-Nを行って 第2の記憶同路に格納し、とのW-Nの減算が行われた 時の演算器からボローフラグBRを記憶し、ボローフラ グBRが有るときには、第1の記憶回路と第2の記憶回 路を選択する最下位アドレスを逆転させて、上記第2の 記憶回路を選択するアドレスにより第1の記憶回路の演 算結果Wを出力し、ボローフラグBRが無いときには、 第1の記憶回路と第2の記憶回路を選択する最下位アド レスをそのままして、上記第2の記憶回路を選択するア ドレスにより第2の記憶回路の演算結果W-Nを出力さ せることにより、暗号化処理用演算ユニットの簡素化に 加えてレジスタへの書き込み論理の簡素化と高速化を図 りつつ電流波形を利用した解読を困難にすることができ るという効果が得られる。

【0121】以上本発明者よりなされた発明を実施例に基づき具体的に説明したが、本願発明は前記実施例に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であるととはいうまでもない。例えば、ICカードには、1つの半導体集積回路装置が搭載されるものであってもよい。マイクロコンピュータは、1つの半導体集積

回路装置に形成されるもの他、CPUとその周辺回路が 複数チップで構成されて、1つのモジュール基板に搭載 されてなるものであってもよい。

37

【0122】演算処理は前記のような暗号処理を行なうべき乗剰余乗算法の他に、図25図に示したフロチャート図のように演算Aと演算Bを持ち、演算Aの結果により演算Bを行なうか否かの分岐を持つような演算処理、あるいは演算動作でのオーバーフローの有無に対応して、次の演算処理が選択的に追加される場合に等に広く利用することができる。つまり、演算Aの次に演算Bを 10実行し、演算Aの結果から演算Bが不要なら、その演算結果を無効にするような演算処理を行なえば、前記のような暗号処理以外の機密動作を必要とするデータ処理のハッキング対策として有益なものとなる。

【0123】上記マイクロコンピュータは、データ処理 装置とかかるデータ処理装置によるデータ処理手順が書き込まれたROMを含んで記データ処理手順に従ってデータの入出力動作が行われるものであれば何であってもよい。例えば、前記のような「Cカード用チップの他に、ゲーム用等の「チップマイクロコンピュータ等のよ 20 うに機密保護の必要な各種マイクロコンピュータに広く適用できるものである。との発明は、機密保護を必要とする各種「Cカード及びマイクロコンピュータに広く利用できる。

[0124]

【発明の効果】本願において開示される発明のうち代表的なものによって得られる効果を簡単に説明すれば、下記の通りである。すなわち、外部端子がリードライト装置と電気的に接続されることによって動作電圧が供給され、かつ、暗号化処理又は復号化処理を伴ったデータの名。「図18]この発明に係るを示すブロック図である。人出力動作を含む「Cカードにおいて、上記暗号化処理又は復号化処理に攪乱目的のダミー処理動作を含ませて内部回路の動作タイミング及び動作電流の画一化を行なりようにすることによって、電流波形を利用した解読を実施例を示す要部ブロックを関係にあるといまった。「図20]この発明に係る表にすることによって、電流波形を利用した解読を実施例を示す要部ブロックを関係にあるといまった。「図21]図20のカウン

【0125】暗号化処理又は復号化処理を伴ったデータの入出力動作を含むモジュール構成のマイクロコンピュータにおいて、上記暗号化処理又は復号化処理に攪乱目的のダミー処理動作を含ませて内部回路の動作タイミング及び動作電流の画一化を行なうようにすることにより、モジュール化されたマイクロコンピュータに対する電流波形を利用した解読を困難にすることができる。【図面の簡単な説明】

【図1】 この発明が適用される I Cカードの一実施例を示す外観図である。

【図2】との発明に係る I C カードに搭載される I C カード用チップの一実施例を示す概略プロック図である。 【図3】との発明に係るコプロセッサの一実施例の動作を説明するためのタイミング図である。

【図4】図3のコプロセッサの動作を説明するためのフ 50 一実施例を示す要部ブロック図である。

ローチャート図である。

【図5】図3のコプロセッサの一実施例を示すプロック図である。

【図6】図3に示したコプロセッサの動作を実現するための一実施例を示すブロック図である。

【図7】図3のコプロセッサの他の一実施例を示すブロック図である。

【図8】図3のコプロセッサの他の一実施例を示すプロック図である。

【図9】 この発明に係るコプロセッサの他の一実施例の 動作を説明するための構成図である。

【図10】図9に示したコプロセッサの動作を実現するための一実施例を示すプロック図である。

【図11】 この発明に係るコプロセッサの他の一実施例の動作を説明するためのタイミング図である。

【図12】 この発明に係るコプロセッサの他の一実施例の動作を説明するためのフローチャート図である。

【図13】 この発明に係るコプロセッサの他の一実施例の動作の詳細を説明するためのタイミング図である。

3 【図14】図11ないし図13に示したコプロセッサの動作を実現するための一実施例を示すプロック図である。

【図15】 この発明に係るコプロセッサの更に他の一実施例の動作を説明するためのタイミング図である。

【図16】 この発明に係るコプロセッサの演算動作の他の一実施例を示すフローチャート図である。

【図17】 この発明に係るコプロセッサの他の一実施例を示すブロック図である。

【図18】 この発明に係るコプロセッサの他の一実施例を示すブロック図である

【図19】 この発明に係るコプロセッサの他の一実施例を示すブロック図である。

【図20】この発明に係るICカード用チップの他の一 実施例を示す要部ブロック図である。

【図21】図20のカウンタの一実施例を示すブロック 図である。

【図22】図20のICカード用チップの動作の一例を 示すタイミング図である。

【図23】この発明に係るICカード用チップの更に他40 の一実施例を示す要部プロック図である。

【図24】図23のICカード用チップの動作の一例を示すタイミング図である。

【図25】との発明が適用可能な演算動作を説明するためのフローチャート図である。

【図26】 この発明に用いられるコプロセッサの他の一 実施例を示すブロック図である。

【図27】 この発明における「R'modN」の計算方法を示す概念図である。

【図28】との発明に係る暗号化処理用演算ユニットの 一実体例を示す悪部プロッカ図である。 【図29】 この発明に係る暗号化処理用演算ユニットの他の一実施例を示す要部プロック図である。


39

【図30】との発明に係る暗号化処理用演算ユニットの 更に他の一実施例を示す要部ブロック図である。

【符号の説明】


201…中央処理装置(CPU)、202…I/Oポート、203…アドレスパス、204…データパス、205…クロック生成回路、206…ROM、207…RA*

* M、208…EEPROM、209…コプロセッサ(暗号化処理用演算ユニット)、CDA、CDB、CDN、CDW…レジスタ。33、34…積和演算器、35…テンポラリレジスタ、36~38…レジスタ、39…Mi生成ロジック、40…Miを保持するラッチ(レジスタ)、41…シフタ、42…RAM、43…データバス。




(a) A² cood N AB mod N A² mod N AB mod N AB mod N AB mod N A² mod N AB mod N


【図7】





【図4】




【図10】











[図27]




【図29】



R*modNの計算概念図

[図30]



フロントページの続き

(72)発明者 中田 邦彦

東京都小平市上水本町五丁目20番1号 株 式会社日立製作所半導体グループ内

(72)発明者 成吉 雄一郎

東京都小平市上水本町5丁目22番1号 日 立超エル・エス・アイ・システムズ内

(72)発明者 塚元 卓

東京都小平市上水本町5丁目22番1号 日 立超エル・エス・アイ・システムズ内 (72)発明者 平林 茂雄

東京都小平市上水本町5丁目22番1号 日 立超エル・エス・アイ・システムズ内

(72)発明者 渡瀬 弘

東京都小平市上水本町5丁目22番1号 日立超エル・エス・アイ・システムズ内

(72)発明者 ▲高▼橋 雅聡

東京都小平市上水本町5丁目22番1号 日 立超エル・エス・アイ・システムズ内 Fターム(参考) 58035 BB09 CA38 58062 AA07 CC01 EE01 EE02 EE10 JJ10 5J104 AA16 AA47 EA04 NA07 NA18 NA22 NA35 NA37 NA40